学文网数字电路设计篇1
关键词：数字电路 工装设计 通用化 标准化 信息化
中***分类号：TN702 文献标识码：A 文章编号：1007-9416（2016）10-0234-01
工装是数字电路调试过程中所必需的辅电路和设备，但实际中工装设计还存在诸多问题。首先，工装的尺寸、结构、电路设计均较为随意，不利于调试和故障定位。其次，目前工装大多是依据项目具体需求而设计，未形成系列化和标准化。由于不同项目的设备接口不同、功能不同，使调试工装种类多，利用率低，重用设计较少，效率低。最后，工装管理的信息化水平低下，各部门之间没有信息共享。本文针对数字电路工装设计中的现有问题提出了相应的改进措施。
1 提高数字电路工装调试性能的设计
工装设计时可以从硬件电路、软件功能和界面、结构等角度来提高调试性能，提高调试效率。
硬件方面，可以从以下几点增强工装的安全实用性。（1）在数字电路的调试初期，要确认供电电路是否正常，而且首先需要判断设备及电路板是否有短路的问题。因此工装可以增加反接保护电路和短路保护电路，且在两种电路中加入LED灯，便于观察。还应该增加电源、重要信号的指示灯，这样既保证了设备加电后的安全，又可以快速地判断设备有无短路和大致工作情况。（2）重要信号如电源、地、时钟等引出到专门插座上，便于测试。（3）工装电路设计时应注意兼容性，增强通用性。例如在设计COMe模块工装时，可对i7和E6两种不同的模块信号兼容，同时满足两种模块的定义。
软件方面，可根据设备功能编写自检程序，对于每个功能是否正常编写提示信息，实现故障的快速定位。同时界面宜简单易操作。
结构方面，工装需耐插拔，易于调试。设计时可增加工装电路板厚度，控制电路板尺寸，使得工装更加耐用。
2 数字电路工装设计的通用化和标准化
通用化工装设计可以使工装适应同一接口的电子设备，提高通用性，缩短研制周期。一方面，项目总体可对工装的接口及功能要求规范化，选用通用的接口，如LRM连接器等。固化关键信号的定义以利于工装设计。另一方面，设计人员把标准接口如串口、网口、CAN、USB、VGA显示接口等引出，便于复用。同时采用FPGA等可编程芯片，通过***不同程序来实现不同硬件功能，以满足不同设备的需求。自顶向下和自底向上双管齐下，使工装通用性更强。如***1为数字电路工装通用化设计框***。
工装从标准元件库中选取器材，采用典型电路，力求设计的标准化。在设计过程中对设计人员提供标准支持，扩大通用工装的覆盖范围。
3 数字电路工装的信息化管理
将设计过程纳入标准的信息化控制中，为工装的快速设计提供支持，以便准确快速利用以往设计经验。可完成以下目标：
（1）建立信息化管理流程。工装设计流程归到电子设备流程中，用现有制度管理工装。
（2）建立集成化工装数据库管理。包括工装基本数据库和设计数据库。
（3）提供快速设计支持。按不同接口标准将工装分类，实现工装设计快速移植。
4 结语
针对数字电路工装设计研究中存在的问题提出了相应的改进措施。从工装本身硬件电路、软件功能和界面、结构等角度提高工装实用性。研究了工装设计的通用化和标准化方法，提出总体和设计人员双管齐下完成工装通用化的思路。采用标准器件和电路，实现标准化。提出建立电子工装库，建立信息化管理。提出完成工装网络化流程管理，建立工装数据库，提供快速设计支持的方案。以上措施可有效地提高工装设计水平，缩短调试时间，缩短项目研制周期，提高产品质量。
参考文献
[1]黄健宇.实施工装标准化，提高工装和产品设计、制造质量与效率[J].企业标准化，2001.
[2]李明.多功能电路板检测系统研究[D].长春：长春理工大学，2013.
[3]苏奕豪.工装典型结构标准化设计探讨[J].航空标准化与质量，2015（1）：16-18.
[4]涂成义.面向快速设计的装配工装管理系统的研究与开发[D].南京：南京航空航天大学，2008.
[5]周华锋.工装的快速设计、精益制造与数据管理[J].中国新技术新产品，2011（17）：3-4.
数字电路设计篇2
关键词：计算机；高速数字；电路设计技术
中***分类号：TN79文献标识码：A文章编号：1007-9416(2015)12-0235-01
作者简介：胡文涛(1979—),男,湖北荆州人,硕士研究生,助教,研究方向：计算机网络。
1引言
高速数字电路的含义是通过电路,高速变化信号出现电熔以及电感等性状,计算机高速数字电路涉及两方面的技术,分别是计算机技术以及电子技术,优化了电路的所有参数,保证高速数字电路系统可以正常的运行。在进行高速数字电路设计时,最为关键的是合理搭配各个元件,这样才有利于电路信号以及相关元器件的稳定运行。
2影响计算机高速数字电路设计技术的问题
2.1来自于信号线之间距离
高速数字电路设计技术的出现,对于计算机电子技术来讲,是一个很大的进步。不过目前这种技术还不成熟,还有很多弊端。举个例子,信号线之间的距离也对其带来一定的影响,通常来说,印刷版电路的密度越大,信号线之间的距离就会变小,同时,还会增加电磁耦合度,如果没有充分注意到这个问题,就会导致信号之间相互干扰,而且这种现象会越发的严重。
2.2阻抗不能匹配
对于信号传输线来说,最主要的就是阻抗,但是目前在进行高速数字电路设计时,阻抗不能匹配的情况时有发生,这会引起反射噪声的出现,从而影响到信号的完整性。
2.3来自于电源平面之间电感以及电阻方面的因素
具体来讲,计算机高速数字化电路设计技术就是结合具体条件,通过电子技术完成设计,在很大的范围内得到了推广。目前,在进行计算机高速数字电路设计时,因为电源平面之间是有电感以及电阻存在的,如果同时进行所有的电路输出,就会在电路上形成巨大的瞬间电流,影响到电源线电压以及极端级的电路地线,严重时还会造成波动。
3深入探讨计算机高速数字电路技术
3.1通过科学的设计保证完整的计算机高速数字电路信号
我们经过上面的分析已经知道,目前,在进行计算机高速数字电路设计时,因为存在阻抗之间的不匹配,会造成电路信号的不完整,所以,要科学的设计计算机高速数字电路技术,最大程度保证完整传输电路信号。有关这个问题可以从两个方面进行研究,首先,研究不同种类电路之间电路信号传输的干扰现象,换句话来说,就是上面所说的干扰以及反射的现象。其次,我们还要研究不同种类信号在进行传输时,给电路信号网带来的影响。计算机高速数字电路处于正常运行状态时,因为阻抗不能匹配,传输的电路信号并不是很完整,此外,计算机高速数字电路在运行当中,是无法控制好阻抗的,阻抗有时过大,有时过小,这会影响到电路信号的波形,最终造成计算机高速电路不能传输完整的信号。为了解决这个问题,我们必须要进一步研究计算机高速数字电路技术,按照一般的规律,高速数字电路设计是无法让临街阻抗符合电路的,这就要改进计算机高速数字电路设计技术,确保系统是过阻抗的情况,这种方式可以解决由于阻抗的不匹配,造成计算机高速数字电路不能传输完整信号的问题,最大程度减少由于阻抗过大或者过小所带来的负面作用。
3.2科学设计高速数字电路电源
计算机高速数字电路技术是离不开电源的,可以说,电源是包含在计算机高速数字电路技术之内的,我们通过上面的分析已经了解到,在进行计算机高速数字电路设计时,因为电源平面之间电感以及电阻带来的影响,电源在运行时,会产生过电压的现象,简单来说,就是干扰到电源的波形,无法保证计算机高速数字电路安全稳定的运行。按照理论来讲,在进行高速数字电路设计时,如果电源系统是没有阻抗的,电路设计就会进行的非常顺利,在这种情况下,信号回路就不容易消耗到阻抗,系统当中,每个点都会保持一种长期稳定的态势。但是这只不过是一种假设的理想状态,在现实当中,是不可能存在的,为了保证计算机高速数字电路系统的正常运行,就不能忽略电源的电感以及电阻带来的影响,为了将这种影响控制在最低的程序,需要我们采取科学的手段。我们考察目前计算机高速数字电路系统所用的电源材料可知,对于电路系统来说,大部分都是利用铜质材料的,但是根据电源系统的具体情况,铜质材料是不符合计算机高速数字电路电源的材质要求的,这会影响到计算机高速数字电路系统的正常运行。面对这种情况,我们要从多角度对各个影响因素进行探究,比如可以在电路中应用楼电容,这种方式有利于减少电源面的电感以及电阻所带来的影响,最终保证计算机高速数字电路系统可以长久稳定的运行。
4结语
总的来说,随着中国社会经济发展越来越快,推动了电子技术的不断进步,也催生了很多新的技术,就如文章所阐述的计算机高速数字电路设计技术,其就建立在电子技术的基础之上,通过科学设计而实现的,并且应用于各个行业,取得了显著的效果。文章深入分析了计算机高速数字电路设计技术,在结合笔者自身的实践经验,此外,还有对于计算机高速数字电路技术的初步认识,详细的阐述了计算机高速数字电路设计技术的相关影响因素,并且提出了具有针对性的完善手段,主旨在于通过上述的分析,可以将计算机高速数字电路系统的应有作用发挥出来,繁荣电子产品市场,并且成为同行的一种借鉴。
参考文献
[1]蔡叶芳,田泽,邵刚,等.一种高速数模混合倒装芯片协同仿真技术研究[J].计算机技术与发展,2015(06).
[2]唐思超.高速数字电路互连时序模型与布线长度分析[J].单片机与嵌入式系统应用,2014(12).
数字电路设计篇3
关键词：液晶电视；数字模块；设计
随着电视技术的不断发展， lcd液晶电视销量正在逐年以70%的速度上升。然而，这些不断发展的技术都离不开数字模块的设计开发。
该产品设计有两路av输入、s_video输入及两路hdtv高清输入、两路hdmi输入、pc输入等。hdtv可达到1080p 60hz的高分辨率，hdmi支持1.2协议。
1产品特点及设计目标
1.1 产品的特点：
①该产品设计采用trident公司的svp-ax32单芯片处理。
②信号端子功能强大。
1.2主要设计目标
①视频信噪比≥40db。
②视频信号幅度：2.0±0.2vp-p。
③音频信噪比≥40db。
④音频失真率≤2%。
2电路组成及原理简介
①音视频处理电路。音视频处理电路由single chip svp-ax32完成。音频处理电路是将外部输入的av信号的audio信号、hdmi信号等在svp-ax32内部经过音频矩阵电路、音频解调电路、音频处理电路、唇同步电路等处理转换为数字及模拟音频进行输出。
视频处理电路是将外部输入的rf信号、av信号、色差信号、复合视频信号、hdmi信号等在svp-ax32内部经过模拟矩阵电路、adc转换电路、3d视频解码、边缘自适应逐行交织电路、增强的亮度/色度处理电路、gamma校正电路、lvds传输电路等处理输出lvds信号及模拟视频。
②控制电路的设计。主cpu、sub mcu、程序存储器（flash）、数据存储器（sdram）、总线驱动器等组成的控制电路是产品的控制中心，控制和协调各部分电路的正常工作，实现产品的各种功能。
③音频d/a转换器。svp-ax32输出的数字音频经外部d/a转换，输出模拟立体声音频信号。
④数据接口。i2c、rs232、jtag等数据传输接口主要完成产品与外界的低速数据通信。
⑤电源管理电路。本产品正常工作电压是9v、5v、3.3v、2.5v、1.2v。为降低待机功耗设计有可带控制的ldo，当ldo控制端为低电平时输出电压为低，产品处于待机状态。反之产品则正常工作。
3测试结果讨论
3.1主要测试仪器及设备
主要测试仪器有lt1610a高清信号源、fluke54200、5418、hs7100多制式彩色电视集中信号源、vm700t视频分析仪、av1485a射频合成信号发生器等。
3.2测试结果
①视频信噪比：最小41db；②视频信号幅度：2.0～2.1vp-p；③音频信噪比：最小43db；④音频失真率：最大0.4%。
3.3 设计过程中解决的主要问题
①印制电路板的设计和制作。该产品的pcb设计对于防止emc干扰等起到很大作用总结有以下几点：
memory设计。该产品采用的memory是ddr-sdram，时钟频率高达250mhz，为防止emc干扰。设计时采用数据线、地址线和差分对时钟线最短化设计。为使电路稳定工作参考电压vref线宽设计在0.2mm以上，并且其退藕电容和分压电阻尽可能接近ic引脚。
hdmi回路设计。为保证差分对阻抗在100欧姆±10%，在设计时线径/线距采用5mil/5mil设计。并且线长度尽可能短。
cpu回路设计。为减小emi在spi flash的数据/时钟线和ax32间增加33欧姆的电阻。并且放置了0.1uf和10uf的退藕电容。
②可靠性设计。经过仔细分析电路的各个回路，对所有电解电容和三极管的实际耐压值进行了测量，通过与产品设计电压进行对比，以保证产品的可靠性。
4结语
通过对该产品的主要技术指标测试，各项指标都有一定的余量，能够很好的满足用户的要求。
数字电路设计篇4
关键词：计算机专业 课程进度 数字电路与设计
中***分类号：G642.0 文献标识码：C DOI：10.3969/j.issn.1672-8181.2013.15.132
“数字电路与逻辑设计”是电气信息类专业一门重要的专业基础课。该课程是后续专业基础课和专业课的先修课程和基础，是学生开展课外科技创新活动的必备知识，是解决工程实际问题的重要理论和方法，结合目前的实际情况，对数字电路与逻辑设计教学进行改革。
1 数字电路与逻辑设计的本质
数字电路与逻辑设计是计算机科学与技术必修的一门重要课程。该课程中介绍了与数字系统相关的知识，体系等。设置这门课程的重要性在于让学生能够更好地了解数字计算机和其他系统的基本逻辑电路，能够熟练运用课程中所学到的知识并在实际操作中对案例进行分析，客观地提出要求。
通过这门课程的系统学习，可以加强同学的逻辑思维能力，落实到具体工作中，可以解决具体问题，可以对系统硬件进行检测，并有一定的创新能力。数字电路课程教学之所以进行改革是为了提高学生对计算机硬件设施的了解，为日后的学习做铺垫。我们从计算机科学的角度划分，可以把其课程分为：分析电路，数字电路与逻辑设计，微机原理等。从这些课程不难看出，数字电路与逻辑设计起的是承上启下的作用。
2 电子技术的广泛应用加快了数字电路的发展
现阶段，是科技的时代，电子技术已经应用广泛，电子元素是计算机和电路不可缺少的构成元素。国民经济和国防各领域的逐渐渗透，使得数字电子技术在相关专业的地位越来越重要。通过探讨，认为要对以前的教程进行革新，减少理论性过强的内容，着重掌握数字集成电路器的特性与实际运用，将重点放在学生的实际操作上面。
此外要加强创新能力的培养，引导学生们多进行课外实践活动，让学生们把课堂上所学的知识用于实践，这样让学生们在实践中总结理论知识，有利于学生们知识的全面掌握。多媒体技术可以形象并明了地展示复杂的***表，便于老师课堂上的教学，还方便了学生们观看和理解。更重要的一点是，它节约了课堂信息量，增加了课堂上的教学内容。以培养学生创新精神和实践能力为主线，坚持“三个结合”，实现“二个转变”，达到“一个提高”。坚持实践内容与理论知识相结合，创新实验与科学研究相结合，课堂教学与课外实验相结合；实现由基础验证性实验向综合设计性实验转变，由传统型实验向创新型实验转变；达到学生实践能力和创新精神的提高。提高教学的工作环境，利于开展实践教学，从而有利于人才的培养和教学质量的提高。围绕实践这个中心，增加新的教学内容，根据电子信息技术的专业特点，制定科学的实验课程，在内容中多以实验为主，增加教学模板，提高教学方法，总结出一套科学性、系统性的教学体系。
3 数字电路教学的改革方向
由于数字电路与逻辑设计的实践性很强，所以，在实际的教学改革中要做到周全考虑，针对各项内容都要做出调整。还需要注意的是，做到书本上所学的知识配套进行实践。理论结合实际，多结合实际情况进行训练。其内容包括：工具运用能力，绘制电路，电路分析能力，项目综合能力等。
3.1 课程体系的调整
为了更好地适应电子科学技术的发展，要优化课程结构的总体要求出发，进行模块化的设计，使数字电路与逻辑课程内容体系具有系统性，科学性，先进性等。
数字电路与逻辑设计基础从课程内容上被分为两大块。数字电路介绍了数字系统的组成，数字信号的特点等；在内容上先逻辑电路，逻辑部件，先单元电路后系统电路等等。数字电路多以理论为重点，在讲解中多涉及外部逻辑功能。数字电路部分多以运用为主。这样的课程组合可以让学生对数字电路更加了解。
3.2 教学内容的调整
数字电路与逻辑设计的课程很多，为了让学生在有限的实践内把课程学好，要求教师掌握基本理论的同时有效地组织课程教学。在介绍运用时，要根据其不同的侧重点进行分析。实验教学从随堂实验到改革教学后进行***实验，这其中包括验证性实验等。
通过有效的组织，可以增加学生们的实践操作，调动学生们的积极性，从而有助于知识能力的提高。
3.3 加大实践的内容与次数
数字电路与逻辑设计在教学中需要增加实践内容，这有利于课程的安排，更提高了学生们的动手能力。在实践中发挥良好的教学效果，要合理地拆分实践内容：①基本实验；②设计实验。我们来了解一下这两种实验的概念：基本实验室使用电子仪器的能力；而设计实验则是为了实现逻辑功能，而采用的是数字系统。在设计实验中鼓励学生自拟实验的项目，并将课外活动结合进来，使学生的思维更加广阔。
目前的电子大赛就是为高校的改革服务，它是结合了电子信息的专业内容，这种比赛在教学改革中起到了引导的作用。这十多年来，在全国开展了很多电子计算机的竞赛，这些竞赛对高校体系改革帮助十分明显，它有助于有才能的年轻人展示自己的能力与专业水平。在电子竟赛出题中增大数字电路EDA的内容可以引导高校建设EDA的实验室，例如：SOPC（系统集成芯片）是我国“十一五”制定的重大专项，目前全国已在12个高校中成立了集成电路人才培养基地。
4 结语
现阶段是电子化的时代，科学的进步带动了电子技术的广泛应用。大量的可编程器件被采用，这使得传统的数字逻辑方法明显变化。计算机的应用范围越来越高，使得人们对计算机的认识逐渐深刻，计算机的设计理念开始突破原有的范围。数字电路与逻辑设计在各种现代技术的合力推动之下，得到了明显的提升，可以做到使学生紧跟在市场的前沿。所以，数字电路和逻辑设计的改革加快了这门科学的发展，提高了学生们解决实际问题的能力，给学生们的就业和发展打下了坚实的基础。
参考文献：
[1]李晓辉.数字电路与逻辑设计[J].
[2]曹魏，徐东风.计算机教育[J].
数字电路设计篇5
关键词 集成电路设计 教学方法 教学探索
中***分类号：TN79 文献标识码：A 文章编号：1002-7661（2015）19-0006-02
1958年，美国德州仪器公司的基尔比发明了第一块集成电路，随着半导体工艺和集成电路设计技术的发展，集成电路的规模可以达上亿个晶体管。集成电路具有速度快、体积小、重量轻等优点，广泛应用于汽车、医疗设备、手机和其他消费电子，其2012年集成电路设计市场应用结构如***1所示。
自2006年以来，我国集成电路的产值为126亿美元，占全球产业总产值的5.1%，2013年我国集成电路的产值为405亿美元，占全球产业总产值的13.3%。2006年到2013年的年复合增长率达到18%，远超过全球集成电路产业整体增速。我国集成电路行业的产值如表1所示。
近年来，半导体集成电路产业在国家***策支持下发展迅速，因此对集成电路设计人才的需求剧增。为了满足社会日益发展的需要，国家在高校内大力推广集成电路设计相关的课程，并且取得了较好的效果，使人才缺口减小，但是还是不能满足国内对集成电路设计人才实际数量的需求。为了更好地加快集成电路设计人才的的培养，本文针对《数字集成电路原理》教学中存在的问题，并且根据教学的现状，探索出集成电路设计的教学改革。
一、数字集成电路设计原理教学中的现状
集成电路设计相对于以分立器件设计的传统的电子类专业而言，偏向于系统级的大规模集成电路设计，因此，微电子专业和集成电路设计专业的学生注重设计方法的形成，避免只懂理论、不懂设计的现象。即使学生掌握了设计的方法，能够进行一些小规模的集成电路设计，但是设计出来的产品不能用，不能满足用户的需求。这就成了数字集成电路设计原理面临的问题。
二、数字集成电路设计原理教学改善的方法
（1）针对上述的问题，在多年教学的基础上，在教学方法上进行改进，改变传统的以教师为中心，以课堂讲授为主的教学方式，采用项目化教学来解决数字集成电路设计中只懂理论、不懂设计的现状。注重数字集成电路设计原理与相关课程之间的内部联系，提高学生的学习兴趣，通过将一个项目拆分成几个小项目，使学生在项目中逐渐加深了对知识点理解，并且将课程的主要内容相互衔接与融合，形成完整的集成电路设计概念。学生分成5-8人一组，通过小组的方式加强了学生的相互合作能力，让学生更有责任感和成就感。学生应用相关的EDA软件来完成项目的设计，能够掌握硬件描述语言、综合应用等数字集成电路设计工具。
（2）通过PDCA戴明环的方式改善了集成电路设计的产品可用度不高的问题。在集成电路设计过程中，通过跟踪课内外学生设计中反应的问题，对项目难易度的进行调整，提高学生计划、分析、协作等多方面的能力。结合新的技术或者领域，对项目进行适当的调整。通过PDCA戴明环的方式来持续改进教学内容和方法，使其满足社会对数字集成电路设计人才的需求。PDCA戴明环如***2所示。
（3）开展校企合作的方式，进一步提高教学质量和学生的综合素质，促进企业和学校的共同发展。这种方式实现了学校与企业的优势互补，资源共享，培养出更加适合社会所需要的集成电路设计人才，也能够让学校和企业形成无缝对接。
三、小结
随着大规模集成电路设计的发展，更多的设计工具和设计方法出现，因此，使用最新的设计工具，合理设置《数字集成电路设计原理》的教学内容，可以提高学生的设计能力和培养学生的创新能力。通过对《数字集成电路设计原理》课程教学的探索，改变了以教师为中心的传统采理论课教学方式，充分发挥了学生的能动性和协作能力，使学生理论与实践都能够满足集成电路设计人才的要求。
参考文献：
[1]殷树娟，齐巨杰. 集成电路设计的本科教学现状及探索[J].中国电力教育，2012，（4）：64-65.
[2]王铭斐，王民，杨放.集成电路设计类EDA技术教学改革的探讨[J].电脑知识与技术， 2012，8（9）：4671-4672.
数字电路设计篇6
关键词：数字集成；放大器；整体电路
本文主要介绍的设计思路，是以运用TDA7481为主进行设计的思路。使用这种芯片为核心，可以在多种模式下做到对电路的自由切换，大大提升了整机的实用性。而且，这套设计采用的是数字轻触式的按键控制系统，可以更加轻松地实现对音量的控制，这种设计相比于传统的按键设计而言，不仅可以方便操作，而且能够大大增加机器的使用寿命。另外，这种设计比传统的设计输出功率更高，传出的声音也不容易失真，成为很多音响制造企业应用的首选。正是因为如此，本文才会选用这样的设计进行介绍。
1.音频功率放大器的发展历程以及研究的目的与意义
音频功率放大器是一个技术已经相当成熟的领域，最近的几十年以来,随着无数科学工作者的不懈努力，功率放大器无论是线路技术还是元器件，甚至于人们的思想认识都有了长足的进步。回顾一下功率放大器的发展历程,我们可以很清楚地发现,音频功率放大器的发展与电子技术的发展是紧密联系的。正如电子计算机经历了电子管、晶体管、集成电路的发展历程一样，音频功率放大器也经历了类似的发展过程。从最初的电子管放大器，到现在的数字集成放大器，音频功率放大器正在一步步走向成熟。在现今，数字集成功率播放器已经成为了一种越来越主流的发展趋势，这种功率放大器以其较高的输出效率、较好的声音保真效果，正在受到更多人的青睐与肯定。长期以来,高品质的音频放大器的按照工作类别进行划分,只有A类和AB类两种。造成这种现象的主要原因就是，一直以来，功率放大器的元器件都是以电子管为主,在这种情况下，单纯的B类功率放大器的播放效果会严重失真，难以被人们所接受。而只有A类功率放大器能有效保障声音的真实性。现在，随着科技的发展，以数字集成方式进行工作的功率放大器开始出现，这种新型的功率放大器以输出的功率大、效率高、生意失真小等优势一跃成为音响制造企业的新宠儿。然而对于我国的企业来说，这项新技术我们还知之甚少，相关的研究工作困难重重。虽然一些科研团队已经取得了不错的成绩，但是这还远远不够。只有真正了解了数值集成功率放大器的整体电路设计，才能在之后的设计工作中事半功倍，真正生产出属于我们自己的数字集成功率放大器。
2.数字集成功率放大器整体电路的设计理念
本文所要介绍的数字集成功率放大器采用以TDA7481芯片为核心的设计理念，主要由数字音量控制器、音频选择集合而成的D类功率放大器。具体的设计可以分为三个部分进行介绍，即输入切换部分、音量调整部分以及功率放大器部分。采用这样的设计，功率放大器的输出效率可以达到80%以上，真正实现对音频的高清播放。
3.输入切换部分的设计
3.1设计原理
在该设计中，输入切换部分采用的是TC9052P的电路。在电路中设置了五个连接端口，并分别用五个数字轻触式按键进行控制。届时通过操作这五个按键就可以对即将输入的五组音频信号进行控制与调整，使音频播放更加真实与优美。而每个按键上方都会有一个LED指示灯，可以时刻提醒操作者那个端口已经输入了信号，那个端口没有输入信号。这里需要注意的是，当操作者同时输入多组信号的时候，该系统只能选择支持一种信号。这样就可以避免因为操作者的疏忽造成混乱。
3.2相关电路的使用说明
TC9152P的立体声线路开关具有五个功能，对于单、双电源都具有良好的适应性。一般情况下，功放器的运行电压在7.5～30V之间，而本文所介绍的设计则主要使用于运行电压在12V左右的电路。在该设计中，两个主要引脚将分别接在+12V与-12V的端口，两个引脚分别连接左右声道的输出端。另外还有两组一共十个引脚分别对应五个按键的左右声道输入端。还要有五个引脚分别负责对五个按键的开关控制。而当任意按键的开关处于闭合状态时，另外四个按键的开关将会自动跳开。
4.数字音量控制部分的设计
4.1电路的使用说明
在这一部分的电路中，分别有两个引脚作为信号的输入端口，两个引脚作为控制之后的音量输出端口。还要有两个引脚分别接入正负直流电压，两个引脚为音量的控制端口，在预留几个引脚接地，这个电路就基本完成了。
4.2元件的参数与电路屏蔽
这一部分的各个元件的参数如下：输入电流1mA到3mA。输入电压9V，电容4.7u。一般情况下，电路的工作环境中很难真正做到排除电磁干扰，一旦这些干扰正常信号的电磁波进入电路，经过放大器地层层放大，就会形成一个非常大的干扰电压，具体表现在音频的输出中，就是一个突如其来的尖锐噪音，严重影响音频播放的质量。在这样的情况下，功率放大器中必须采用电路屏蔽措施以杜绝干扰。一般情况下经常采用的电路屏蔽措施主要有静电屏蔽与磁场屏蔽两种，屏蔽结构所用的材料多数采取比较导电的铜或者铝制作成的薄板，在实际的工作中，这样的薄板主要起到的是屏蔽罩的作用，从而隔绝干扰源，将其进行妥善的接地处理。
5.功率放大器部分的设计
对于本次设计来说，其真正的核心是功率放大器，其他的部分最终都是要为功率放大器来服务的。由于数字集成功率放大器具有无可比拟的优势，因此对于其设计指标必须严格要求。其综合的设计指标必须高出***绩效率的80%以上想要完成如此之高的指标，采用TDA7481作为功率放大的核心部件是一个不错的选择。然而由于TDA7481只是一款单声道的放大器，因此在整体电路的设计中必须同时用到两块同样的TDA7481，这样才能实现单双声道的自由切换，保障功率放大器与音响设备整体的质量。
6.总结
对于音响设备制造企业来说，开发出数字集成功率放大器对提高企业的竞争力，获得更大的收益是一个非常有效的途径。然而至今我国不少企业的研发团队依然不得其门而入，导致这一部分的设备长期以来进口。为改变这一状况，本文对数字集成功率放大器的整体设计思路进行了简单的介绍，希望能对相关企业有所帮助。
参考文献
[1]潘文光,于云丰,马成炎,叶甜春.一种增益可控音频前置放大器电路的设计[J].微电子学,2010,02:186-189.
数字电路设计篇7
【关键词】CMOS门电路；TTL门电路；数码管；流水灯；演示教具；LED
当今电子工业发展迅速，各种数字集成电路相继问世，各种门电路以其优良的性能成为数字电路的基本逻辑单元，掌握门电路的逻辑功能，是学习数字电路的基础，对正确使用数字集成电路是十分必要的。为此我们利用有关数字集成电路设计了一套虚拟的门电路逻辑功能模拟演示实验教具，它可以把各种门电路逻辑功能具体生动的进行演示，使学生能够更快更好的理解掌握门电路的逻辑功能[1]。
本文所设计的这个演示教具，它是由COMS门电路的集成块、译码器74LS48D、数码管显示器LG5011AH、NE555组成的多谐振荡器、十进制计数器CD4017，再加上4只LED组联用构成。当门电路的输出端为高电平时，输出回路端LED指示灯亮，多谐振荡器以及计数器工作，此时促使一组4只LED依次发光，模拟输出电路中有电流流动；与此同时驱动器使得数码管LG5011AH显示器显示“1”；而当输出端为“0”时，输出回路端LED指示灯暗，一组4只LED不会流动发光，同时数码管LG5011AH显示器显示“0”。这样直观生动的把各种COMS门电路的功能特性演示给学生，从而使学生对门电路的功能留下深刻的印象，便于理解和记忆[2]。
1 几种门电路的功能介绍
下面以最常用的非门、与非门、 异或门为例、将其主要逻辑功能以及真值表作一简单介绍。
（1）在实验电路板上用集成块连接一个非门测试电路，按非门真值表中要求设置非门符号***中输入端的状态，观查输出端的状态，应符合逻辑关系式： ，***1是非门电路的真值表及符号***[1]。
（a） 真值表 （b） 符号***
***1 非门真值表及符号***
（2）在实验电路板上用集成块连接一个与非门测试电路，按与非门真值中要求设置符号***中与非门输入端的状态，观查演示教具输出端的状态，应符合逻辑关系式： ，***2是与非门电路真值表及符号***。
（a） 真值表 （b） 符号***
***2 四2输入与非门真值表、符号***
（3）在实验电路板上用集成块连接一个异或门门测试电路，按异或门真值表中要求设置异或门符号***输入端的状态，观查演示教具输出端的状态，应符合逻辑关系式： ，***3是异或门真值表及符号***。
（a） 真值表 （b）符号***
***3 四2输入异或门真值表、符号***
2 所用其它控制电路的简介
（1） NE555的简介
（a）管脚*** （b） 555构成多谐振荡器 （C） 多谐振荡器的波形***
***4 NE555的管脚***及组成的多谐振荡器与波形***
如***4（b）所示由NE555及少量外接元件R1、R2、C构成了多谐振荡器，***4（c）是其测试波形，本教具主要利用NE555多谐振荡器，输出较低频率的方波，作为CD4017的CP脉冲[3-4]。
输出波形的时间参数计算公式是： T= 、 =0.7（R1+R2）C、 =0.7R2C
其中， 为VC由 上升到 所需的时间， 为电容C放电所需的时间，如果我们调节R2及C的值，其输出频率可以在几赫兹到几千赫兹范围内变化，我们可以调节一个几赫兹到十几赫兹的频率，使输出端4只发光管按振荡器频率大小像流水灯那样闪动。
（2）CD4017简介
CD4017是按BCD计数/时序译码器组成的分配器，其引脚与测试波形***如***5所示。CP为时钟输入端；Q0-Q9是10个顺序输出脉冲。本教具将Q3接复位端，利用计数器4个顺序输出脉冲带动的4只LED依次发光模拟输出端高电平时有电流在流动。
（a） 管脚*** （b） 波形***
***5是CD4017的管脚***及输出波形***
（3）74LS48D 、LG5011AH的简介
74LS48D芯片是一种常用的七段数码管译码驱动器。其输入端是四位二进制信号（8421BCD码），0A、0B、0C、0D、0E、0F、0G是输出驱动信号，其管脚***见***7 （a）， LG5011AH是一个共阴极数码管显示器，在各种数字系统中，都需要将数字量直观的显示出来，供人们直接读取数据和结果。数码显示管有多种：本文采用的是共阴极分段式发光二极管显示器，可将74LS48D 的0A、0B、0C、0D、0E、0F、0G输出信号与数码管LG5011AH对应的a、b、c、d、e、f、g直接相连。***7（b） （c）分别是其共阴极七段数码管LG5011AH显示原理***及管脚***[6]。
（a） 74LS48D管脚***
（b） LG5011AH显示原理*** （c） LG5011AH管脚***
***7 74LS48D、 LG5011AH显示器原理***及管脚***
3 门电路模拟演示实验教具的仿真设计
（1）电路的方框***设计
如***8是模拟教具的电路设计方框***，
***8 门电路演示教具的设计框***
（2）元器件的选择及相应电路参数
Vcc选用5V电源；总开关S0A、门电路输出开关S1A、S2A、S3A选用单刀单掷开关；门电路输入开关S4、S5选用单刀双掷开关；非门U1A选用74LS04D，与非门U2A选用74LS00D，异或门U3A选用74LS86D。译码驱动器U4选用74LS48D；数码管U5选用LG5011AH共阴极七段数码显示器；谐振电路U6选用NE555；计数/译码器U7选用CD4017；LED1组、LED2指示灯选用红色高亮发光二极管。
（3）用multisim绘画电路及仿真演示非门功能
***9是以74LS04D非门电路为例演示的输入为高电平“1”时，输出为低电平“0”的仿真***，***10是以74LS04D非门电路为例演示的输入为低电平“0”，输出为高电平“1”的仿真***，其它门电路的演示方法类似，这里就不一一演示[8-9]。
***9 非门输入高电平输出低电平的仿真演示
***10 非门输入低电平输出高电平的仿真演示
（4）电路工作原理简介
电路如***9和***10所示[10]，闭合电源开关S0A之前设置其它开关都处于断开状态。闭合S0A后，再闭合S1A（S1A―S3A为各个门电路的输出开关，在同一时刻只能有一个是导通的），
①拨动S4使得非门的输入为高电平“1”，则非门输出为低电平“0”，驱动器的输入端D，C，B，A均为低电平“0”，所以驱动器输出为a=1；b=1；c=1；d=1；e=1；f=1；g=0，也就是说只有数码管中间那一段不亮，所以数码管显示为“0”。同时由于555谐振电路和4017计数器的VCC是由门电路的输出信号提供的，所以，NE555和CD4017都不工作，此时LED1组就不会流动发光，LED2指示灯暗。这样就直观的通过数码显示器显示为0、NE555不震荡4017输出端LED1组没有流动显示、LED2指示灯暗三种方式同时反映了非门的输出为低电平“0”的演示效果。
②若再拨动S4使得非门的输入为低电平“0”， 则非门输出为高电平“1”，驱动端D，C，B，均为低电平而A为高电平，驱动器的输出为a=0；b=1；c=1；d=0；e=0；f=0；g=0，所以数码管显示为1。同时NE555和CD4017均工作，所以10只LED1组灯以流水形式闪烁，象征输出回路有电流流动，LED2指示灯亮，同样通过三种方式直观的显示了非门的输出与输入的逻辑关系。
数字电路设计篇8
关键词：钮孔缝纫机 555集成器 双主-JK-触发器
中***分类号：D05B 文献标识码：A 文章编号：1007-9416（2015）04-0000-01
1 LH4-B814MARK-2 平缝锁钮孔缝纫机的结构机械运动原理分析
1.1 平缝锁钮孔缝纫机的结构组成
LH4-B814MARK-2平缝锁钮孔缝纫机如***1所示，为该机器整机结构。主要由机台架、主机、控制箱、电机和脚踏板等组成。操作时，打开电源开关（在控制箱面板），然后只需对脚踏板进行操作即可，非常简便。
1.2 设备运动原理
LH4-B814MARK-2 平缝锁钮孔缝纫机是一台电动和气压结合动作的钮门缝纫设备。气压部分主要是为缝纫机压脚的升降提供动力，并且控制控制电动机动力的传动，即离合器的闭合和分离。电动部分主要是利用传统的接触器电路实现钮门缝纫的动作逻辑控制，并且产生机械运动的动力（由电动机完成）。设备结构和如下
***2所示，为设备供气回路，主要供给压脚架和电动机传递离合器。
***3所示，为当压脚放下行车时的工作状况。主要完成钮缝缝眼的加工工序。在操作时，打上电源按钮，则驱动电机运转，并且压脚在气压驱动下升起。当踩下脚踏开关时，压脚放下，并且行车，自动的完成一个钮门孔的加工工序。然后停车，压脚又自动升起。
2 LH4-B814MARK-2平缝锁钮孔缝纫机电气控制原理分析
LH4-B814MARK-2平缝锁钮孔缝纫机控制电路主要由传统的接触器和时间继电器等器件组成，其电路如***4所示。
2.1 LH4-B814MARK-2 平缝锁钮孔缝纫机控制电路元件功能介绍
在***4的控制电路中，各个器件作用如下：
KM：电动机控制继电器。主要控制单相电动机供电，电源开关QS闭合，则电动机就启动。
KA1：控制气阀A（线圈KA5）的通电和断电。KA1 工作，切断KA2、KA3、KA4的供电。
KA2：控制气阀B（线圈KA6）、时间继电器KT1的通电和断电。KA2得电，则切断KA1的供电。
KA3：中间继电器，起到保护控制作用，防止KA5和KA6同时得电。KA3工作时切断KA1线圈的供电。
KA4：时间继电器KT2的计时控制。
KA5：气阀A线圈，得电时，压脚升起；失电时，压脚放下。
KA6：气阀B线圈，得电时，传递电动机的动力，行车。
SQ：行程开关，是时间继电器KT2的计时起点。
QS：24伏电源开关，当QS闭合，电动机得电运行，KA1也同时得电，机器压脚升起，机器处于待机状态。
KT1：为时间继电器，是得电延时，延时时间为3S。得电时，开始计时，控制气阀线圈KA6通电时间。
KT2：为时间继电器，是得电延时，延时时间为2.5S。得电时，开始计时，控制气阀线圈KA5通电时间。即控制压脚升起的时间。
SB：脚踏行车开关。
2.2 LH4-B814MARK-2平缝锁钮孔缝纫机控制电路工作原理分析（***5）
2.3 控制电路的功能模块分析
通过以上对LH4-B814MARK-2 平缝锁钮孔缝纫机控制电路工作原理的分析，我们可以看出，该电路主要有以下三个功能块组成：
（1）定时功能块。其功能分别是完成2.5S和3S的通电延时，分别由KT1（决定行车时间）和KT2（决定压脚从行车到升起的时间，要求KT2+1S要大于3S。即压脚必须要在停车后才能升起）完成。
（2）逻辑控制功能块。其功能主要实现设备的动作要求，按照开关SQ、QS、SB和定时器KT1、KT2等器件的状态控制KA1和KA2的动作。功能主要由KA3、KA4和KA1、KA2本身来完成。
（3）驱动功能块。其功能主要实现接通和切断气阀线圈KA5和KA6的供电。要求开关要有0.7安以上的可过电流。在***中主要由KA1和KA2两个接触器来完成。
3 数字电路的设计实现
3.1 定时模块的设计
通过分析了电路的工作原理，我们对定时模块功能的实现主要通过555集成时基电路来实现。
（1）555集成时基电路分析。555集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。外加电阻、电容等元件可以构成多谐振荡器，单稳电路，施密特触发器等。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最后的三位数码都是555或5567所有的CMOS产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压UDD=+5V～+15V，输出的最大电流可达200mA，CMOS型的电源电压为十3V～+18V，能直接驱动小型电机、继电器和低阻抗扬声器。
（2）555定时器（单稳态电路）。单稳态电路的组成和波形如***6所示。当电源接通后，Vcc通过电阻R向电容C充电，待电容上电压Vc上升到2/3Vcc时，RS触发器置0，即输出Vo为低电平，同时电容C通过三极管T放电。当触发端②的外接输入信号电压Vi
所以输出电压的脉宽
tW=RCln3≈1.1RC一般R取1kΩ～10MΩ，C>1000pF。
值得注意的是：t的重复周期必须大于tW，才能保证放一个正倒置脉冲起作用。由上式可知，单稳态电路的暂态时间与VCC无关。因此用555定时器组成的单稳电路可以作为精密定时器。
根据要求，KT2计时时间为2.5秒，选用电容C4的容量为47微法，所以P1可调电阻应调整为：
R=2.5/（1.1×47×10）-6=48356欧姆
KT1计时时间为3秒，选用电容C4的容量为47微法，所以P2可调电阻应调整为：
R=3/（1.1×47×10）-6=58027欧姆
在两个定时器选定了电阻大小后，其定时时间就确定了。在以后使用中，可以根据设备的工作需要计算和调节电阻的大小即可。
3.2 逻辑控制功能块设计
实现逻辑控制，当然就要使用数字逻辑门电路了。由于本电路的控制逻辑比较简单，所以只需使用“与”“或”“非”三个基本门电路就可以实现SN7408四2输入端与门、SN7404六反相器SN7432四2输入端或门。具体集成型号如***所示。
3.3 驱动功能块设计
在设备中，要驱动的对象是气阀线圈，其线圈的最大驱动电流为0.7A，驱动电流不小。如果直接使用触发器来驱动，则触发器难以胜任，所以，在这里主要通过触发器驱动晶体管的方式来驱动气阀线圈，器件以及电路如下：
（1）触发器型号及功能特性。触发器选用SN74107双主―JK―触发器。其逻辑功能如表1所示：
JK触发器在触发脉冲到来时，若两个输入端信号同为1，输出状态发生翻转，即原态为0就翻转为1，相反，原态为1就翻转为0。
JK触发器的触发方式为沿边触发，即触发信号的有效期为上升沿或下降沿瞬间。
（2）时钟信号发生电路（555多谐振荡器）。触发器的时钟电路方面选用的是555多谐振荡器，如***7 所示。
多谐振荡器的电路***和波形***如***（6）所示。电源接通后，Vcc通过电阻R1、R2向电容C充电。当电容上电vC=2/3Vcc时，阀值输入端⑥受到触发，比较器C1翻转，输出电压Vo=0，同时放电管T导通，电容C通过R2放电；当电容上电压Vc=1/3Vcc，比较器C2工作，输出电压Vo变为高电平。C放电终止、又重新开始充电，周而复始，形成振荡。其振荡周期与充放电的时间有关：
充电时间：
放电时间：
振荡周期：T=tPH+tPL≈0.7（R1+2R2）C
振荡频率：f=1/T=
占空系数：
当R2>>R1时，占空系数近似为50%。
由上分析可知：
1）电路的振荡周期T、占空系数D，仅与外接元件R1、R2和C有关，不受电源电压变化的影响。
2）改变R1、R2，即可改变占空系数，其值可在较大范围内调节。
3）改变C的值，可单独改变周期，而不影响占空系数。
另外，复位端④也可输入1个控制信号。复位端④为低电平时，电路停振。
根据控制电路的时钟要求，在JK触发器中的时钟频率应该高一些，以减小控制的时间误差。一般频率在100HZ以上的误差都比较小（相当于1/100秒的误差）。所以把可调电阻P3，P4调为：P3=P4=50k欧姆；这样则TI=T2。电容C7选用容量为1微法的电解电容。根据参数，计算出该电路的最低时钟频率Fmin为：
T1=T2=0.7×R×C=50000×0.7×1×10-6=0.035
T=T1+T2=0.075
Fmin=1/T=1/0.075=13.3HZ
（3）气阀开关（驱动晶体管）。为了满足驱动电流需要，在驱动气阀线圈时，不使用触发器直接驱动，而是让触发器驱动晶体三极管来控制气阀线圈的电流。这里，晶体三极管选用了大功率三极管3DD15。
其参数如表2所示：
3.4 LH4-B814MARK-2平缝锁钮孔缝纫机数字控制电路
通过以上各个功能电路模块的选择和分析，得出LH4-B814MARK-2平缝锁钮孔缝纫机数字控制电路如***8所示。
3.4.1 工作原理
合上电源开关，电动机运转。IC2 1.1脚为低电位，输出为低电位（即触发器1K为低电位），由于触发器1.J为高电位，1K为低电位，所以1Q输出高电位，驱动V2，气阀A线圈得电。此时，IC6、IC7两个定时器的2脚均为高电位，所以输出均为低电平。而触发器2K为高电平，2J为低电平，所以2Q输出为0，V1管截止，设备待机。
当脚踏开关动作，定时器T1的3脚马上输出高电位，并开始定时3S（3S一到，马上输出地电位，使得2Q变为低电位，V1截止）。IC3的1Y输出马上变成高电位，送到IC1的输入端。使得IC2输出由0变成1，从而使触发器的1K变成1，触发器翻转，V2截止。同时，2J得到高电位，使得2Q输出高电位，V1管得电，行车。
当行程开关受触发时，T2（IC6）定时器马上由0变成1，开始2.5S的计时。使得IC3输出保持高电位。当IC6计时结束，（此时IC7计时已经结束，V1管已经截止），IC3输出则跳变为0，IC2输出也随之为0，触发器1Q置1，V2得电，压脚升起。
3.4.2 其它器件选择
P1～P4：选用普通金属封装的可调电位器。
C1、C2、C4、C5、C7：为电解电容，耐压为25V。
C3、C6、C8：选用涤纶电容。
IC1：采用CW7805三端稳压集成器。其输出最大电流为1.5A。
4 电路的屏蔽
在解决电路屏蔽问题上，主要是给电路安装一屏蔽罩，避免电路干扰。考虑工作环境主要是静电和小信号干扰，所以在材料上选用了软铁皮来进行屏蔽。在开关线路等连接线也采用了屏蔽线材。在实际运用中，该电路能够优于继电器控制电路的，稳定精确的工作。在中遇到控制时间及时钟频率调节的问题都可以随意地通过调整相应的电位器得到解决。而且在以后更进一步的改进中元器件的数量也可以适当减小。
5 结语
本文介绍了兄弟牌LH4-B814MARK-2平缝锁钮孔缝纫机，并对它进行了结构机械运动原理分析，电气控制原理分析。通过对缝纫机电路的工作原理的分析我们用555集成电路和基本逻辑电路，JK触发器等组合成的数字电路来代替兄弟牌LH4-B814MARK-2平缝锁钮孔缝纫机原来的继电器控制电路。省去了原来繁琐的连线结构，解决了原来电路在应用中存在的维修率高、电路维修烦乱、维护，维修成本高等问题。使得改造后的设备能够正常工作，故障率大大减少。并且数字控制电路工作稳定，控制精确，成本低。使用中检修，维护十分方便，在实践中收到良好的效果。本文介绍的设计从试验的结果看，得以证明成功的应用。
参考文献
[1]金龄.《数字逻辑电路》.中国劳动出版社.第二版，2003.
[2]蒋颂***，何晓帆.常用集成电路实测数据手册，化学工业出版社，2006.
[3]张惠敏 主编.数字电子技术，化学工业出版社，2005.
[4]金雁飞，唐俊翟.数字电路与逻辑设计.冶金工业出版社，2003.
数字电路设计篇9
【关键词】抢答电路；定时电路；报警电路
1 课题研究的相关背景
抢答器在当下各种比赛中是非常受欢迎的一种设备，它可以快速有效的辨别出最先抢答到的选手。在早期，抢答器的组成很简单，只有几个三极管，可控硅和发光管等，辨认哪个选手优先抢到主要是通过发光管来辨别。而现在的抢答器，大部分是利用了单片机或是数字集成电路，并新添了许多功能，比如如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。
随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。
2 抢答器的工作原理简介
抢答器的构造，它包括主电路和扩展的电路由两部分组成。主电路完成基本抢答功能，当玩家按下抢答键之后，可以显示参赛者的编号，同时阻止输入的电路，阻止其他选手的回答。扩大的电路测试数字的工作。它的工作原理：启动装置后，主持人将开关拨到到"清除"的状态、抢答器被禁用，编号显示器关闭设置计时器显示的时间；主持人将开关换到“开始”状态，宣布“开始”抢答后。计时器开始倒计时，扬声器发出声音提示。参赛者在一个预定的时间期间在抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。一轮抢答之后，定时器停止，此时，禁止二次抢答、定时器显示剩余时间。如果答案必须再次再一次，由主持人，“清除”和“开始”的切换。
3 抢答器的工作过程
如果想调节抢答时间或答题时间，按“加一”键或“减一”键进入调节状态，此时会显示现在设定的抢答时间或回答时间值，如想加一秒按一下“加1s”键，如果想减一秒按一下“减1s”键，时间LED上会显示改变后的时间，调整范围为0～99s， 0s时再减1s会跳到99，99s时再加1s会变到0s。
主持人按“抢答开始”键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。
如倒计时期间，主持人想停止倒计时可以随时按“停止”按键，系统会自动进入准备状态，等待主持人按“抢答开始”进入下次抢答计时。
如果主持人未按“抢答开始”键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不，直到按下“停止”键为止。
4 抢答器的总体结构
***1 总体方框***
如***1所示为总体方框*** 接通电源后，后台工作人员将检测开？S置“检测”状态，数码管在正常清除下，显示“■”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统清除按键。
5 优先判断与编号锁存电路
电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号；二是，禁止其他选手按键，其按键操作无效。工作过程：系统清除按键按动时，74LS279的四个RS触发器的置0端均为0，使四个触发器均被置0。1Q为0，使74LS148的使能端■=0，74LS148处于允许编码状态，同时1Q为0，使74LS48的灭灯输入端■=0，数码管无显示。这时抢答器处于准备抢答状态。
当系统清除按键松开时，抢答器处于等待状态。当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是S4，则74LS148的编码输出为011，此代码送入74LS279锁存后，使4Q3Q2Q=100，亦即74LS148的输入为0100；又74LS148的优先编码标志输出■为0，使1Q=1，即■=1，74LS48处于译码状态，译码的结果显示为“4”。同时1Q=1，使74LS148的■=1，74LS148处于禁止状态，从而封锁了其他按键的输入。此外，当优先抢答者的按键松开再按下时，由于仍为1Q=1，使■=1，74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。
6 抢答器设计中的优先编码电路
抢答器设计中的优先编码电路完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是，禁止其他选手按键操作无效。
工作过程如下：
当把开关S放置在‘清除’端时，触发器RS中的■端都为0，4个触发器输出置0，使74LS148的 ■=0，让其在工作状态中。开关S放置在‘开始’时，抢答器则是等待工作状态，如现在选手按下时，74LS148的输出■ ■ ■=010，■=0，经RS锁存后，1Q=1，■=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为‘5’。另，1Q=1，使74LS148 ■=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的■=1，此时由于仍为1Q=1，使■=1，因此，74LS148还是在禁止的状态中，保证了不会出现二次抢答，也确保了抢答者的优先抢答权。主持人将开关S重新放置在‘清除’位置上，可以进行下一轮的抢答。
（ 74LS148为8线-3线优先编码器。）
7 抢答器设计中的定时电路
由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。本设计是以555构成震荡电路，由74LS192来充当计数器，构成抢答器的倒计时电路。该电路简单，无需用到晶振，芯片都是市场上容易购得的。设计功能完善，能实现直接清零、启动。
8 抢答器的优点及组成
尤其是在知识比赛中做抢答题目时，其过程中，利用视觉判断是很难判断的，所以，需要设计出一个系统来确定哪位选手或者是哪一组选手先抢到的。我们可以利用单片机系统，其精确率哪怕两组之间抢答的时间只差几微秒，也可以判断出来。以上问题（下转第387页）（上接第350页）迎刃而解。
【参考文献】
[1]赵保经，等.中国集成电路大全TTL集成电路分册[M].北京：国防出版社，1985： 429-450，649-651，639-640.
数字电路设计篇10
【关键词】数字电路印制板电磁兼容性
印制电路板（PCB）是电子设备最基本的组成部分，是各种电子元器件之间进行电气连接的“桥梁”。随着电子技术的迅猛发展，人们对PCB所赋予的功能越来越强大，元器件及印制线密度越来越高，随之带来的电磁兼容性问题也更加突出。要使电子设备发挥最佳性能，除了正确的元器件选择和最优化的电路设计外，良好的PCB电磁兼容性设计也能起到事半功倍的效果。
现代电子设备中数字电路的应用已十分普及，其干扰及抗干扰问题不可忽视，本文仅就数字电路PCB电磁兼容性设计中存在的普遍性问题进行探讨。
一、识别关键电路
经验证明，90%以上的电磁干扰（EMI）问题是由10%左右的关键电路引起的，只要能正确识别和注重关键电路的设计，就可预防很多EMI问题。
对于发射来说，最大的干扰是高速重复信号，如时钟信号和总线信号，这些信号含有丰富的高次谐波，是现成的高频“发射源”，易产生噪声。因此，对诸如时钟发生器、晶振和数字信号处理器（DSP）等器件，要相互靠近排列，并远离逻辑电路，对DC/DC器件要远离易扰的信号线。
对于敏感度问题，最大的干扰是复位线、中断线和控制线，如果这些电路扰，整个系统工作就有可能出现混乱。通过增加去耦或滤波电路就能防止此问题出现。输入/输出（I/O）电路对发射和抗扰度来说也很关键，因为它们与外界相连，很可能起到天线作用而向外辐射。
二、选择器件时注意EMI问题
在不改变逻辑电路的情况下，选择低速率的器件有助于降低发射干扰。例如：当5MHz的时钟频率增加到15MHz时，发射会增大3倍。在设计改进时，选用的高速器件尽可能与原来的管脚兼容，可以提高效率。
高速CMOS电路由于消耗的是尖峰电流，会在VCC线上引起严重的谐波发射，应用时需在COMS电路VCC端与地之间增加去耦电容或加一个小的铁氧体珠与VCC串联。高速CMOS器件时，在输出端串联一个小的阻尼电阻（10～47Ω）能解决因信号线过长易产生产生的“振铃”现象。通常时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近排列。继电器、大电流开关及DC/DC开关电源都会带来干扰，要合理分开，使相互之间的耦合较小。
三、电路板选择
采用具有接地平面（全地平面）的多层印制板，EMI问题会得到较大改善，若从两层印制板改为多层设计，其性能会得到数十倍的提高。
经验证明，当时钟频率大于5MHz或者脉冲上升时间小于5ns时，适合选多层印制板。对于多层板，电源平面与地平面应彼此靠近，将其中一层作为全地平面，可减少接地阻抗，关键印制线最好排在内层，一般信号线可走在外层。
对数字电路双层印制板，优先使用地线栅格或点阵布线来填充印制板上空着的区域，可减少接地阻抗、接地回路和信号回路，要注意把关键线（如时钟、复位线等）接近地回线来模拟多层板。
四、选择初步布线
关键信号线优先。电源、高速信号、时钟信号和同步信号等关键信号优先考虑，并为期尽量提供单独的布线层。布局上要按功能进行分组，把高速电路与低速电路、高电压与低电压、数字电路与模拟电路分开布局。特别注意振荡器和晶体保持离外部I/O电路、内部电缆和连接器至少25.4的距离。
要用手工布关键线，在自动布线完成后，一定要仔细检查关键线的走向，并尽可能短。
对于高频电路，注意端接印制线问题，通常印制板的线长大于50/ns上升时间时就需要进行端接，典型的端接是***路上并联R或RC、串联R、并联二极管等。
五、注意电源去耦
在数字电路中，当电路从一个状态转换为另一个状态时，就会在电源线上产生很大的尖峰电压，形成瞬变的噪声电压。局部去耦能减少电源线噪声干扰，处理的原则是：在电源输入端并接10～100μF钽电容器与高频电容器并联；对数字处理器件，必须在其电源引脚最近处并接高频去耦电容器。多个数字处理器件，必须对每个电源端分别进行去耦。要特别注意高速COMS器件，一般情况下，电容值取值在0.01～0.1μF范围内效果最好，并且要保持最短的引线。
保持电容器引线足够短，在高频时，电容器引线具有自感，会形成串联谐振电路，产生高频寄生振荡，应尽量使用表面贴装器件（***T）。
六、注意连接器
印制板连接器应尽可能远离如时钟、功率变压器等辐射源，也要远离复位或中断等控制电路。
在连接器上要合理分布信号返回线，使信号路径和返回线为最小化地环，避免潜在的天线环，因此，应把关键线安排在紧靠回路线上，以减少信号回路面积。必要时，在连接器上多安排一些地线作为线间隔离。在控制线的入口处增加RC滤波器，消除传输中出现的干扰。
七、注意时钟
时钟信号线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。晶振、谐振器和振荡器模块布局时尽可能地靠近处理器，通常在其下面布有交叉阴影线的接地平面或外壳通过短导线与电路地平面相连。
最好使用晶体振荡器，其谐波能量较小，在确定了振荡器之后，不要随意更换供应商。
在时钟输出线上，可串联10～47Ω的阻尼电阻或应用铁氧体珠有助于减少振铃，控制反射。在所有的钟控器件上，应对VCC进行去耦，切勿与具有I//O功能的器件共用同一集成电路，否则，控制线或信号线会被时钟噪声调制。使时钟线远离I/O电路，防止不需要的串扰。
八、注意复位
大多数中断和复位信号工作频率达不到最大电路速度，在其输入端增加高频滤波可有效消除不需要的复位和中断。在印制板布线时，也应使这些关键线远离别的快速转换电路和I/O电路，并远离印制板的边缘。
九、注意I/O电路
I/O耦合噪声是EMI问题的一个主要来源。高频噪声可通过信号通路直接耦合，也可通过电源线或接地线“调制”间接耦合，还可通过寄生电容和串扰耦合。要对I/O电路的电源和地进行高频去耦，并对信号线进行高频滤波。I/O驱动电路也应尽量靠近印制板的接插件排列。
十、尽早和经常性测试
应制定贯穿整个设计阶段的EMI工程测试计划，尽早收集相关信息，不要等到样机完成后才进行EMI测试。否则，不仅进度受到影响，费用也会成倍增长。在进行发射测试或抗扰度测试时，可通过开发必要的测试软件，使系统部分工作或全部工作。在条件允许的情况下，进行仿真测试也是行之有效的办法之一。总之，对EMI问题要早考虑、早测试、早解决，做到有备无患。
十一、结束语
印制电路板的电磁兼容性设计是一个技巧性很强的工作，需要长期、大量的经验和技术积累，是无法照搬和抄袭的。只要在设计中严格遵循基本的设计准则，不断总结和汲取以往研制过程中的经验和教训，电磁兼容性设计问题就不难解决了。
参考文献