学文网电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。与传统的机械钟相比，它具有走时准确，显示直观，无机械传动，无需人经常调整等优点。它广泛用于车站、码头、广场等公共场所的大型远距离时间显示电子钟。
一、数字钟电路设计思路
数字钟的整个电路秒脉冲电路、较时电路、时分秒计算器、数码驱动显示电路和报时电路五大部分。
整个电路由秒脉冲电路，较时电路，时分秒计算器，数码驱动显示电路和报时电路五大部分组成。
二、单元电路的设计方法
⒈ 秒信号发生电路
这是数字钟的关键电路，它直接影响到数字钟的走时准确。根据计时的精度确定石英晶振的频率，一般采用32768HZ的石英晶体振荡器通过15次的分频（15级二分频，因215=32768）来获得秒脉冲的信号，作为计时的基本单位。石英晶振的误差很小，一般可达10-9数量级。如果需要更高精度的可以选用更高的晶体振荡器。经过更多级的分频，可得到更加精确的秒信号，一年中的误差不超过一秒。我们选用CD4060作为秒脉冲发生电路的主要器件，它是14级的二进制计数器/分频器/振荡器。如***2所示，C1，C2，晶振，R4，CD4060等器件构成32768HZ振荡器。CD4060的9脚10脚11脚内含两个非门电路，16脚为电源，8脚接地，1脚输出12分频信号，2脚输出13分频信号，3脚输出14分频信号，***中的R4是反馈电阻，可使内部的非门电阻工作***性放大区，C2是微调电容，可改变振荡频率，以保证精确度。12脚为复位功能，当为高电平1时，清零即Q1～Q14输出为0，当12脚为低电平0时，内部计数器对9脚的脉冲进行计数且在脉冲的下降沿进行翻转。从3脚输出的为32768的第14级二分频，即为2HZ，经74LS74（D触发器）再作二分频，从而得到秒脉冲（1HZ信号）。
⒉“时”“分”“秒”计数器电路
计数器电路用来完成60秒60分及24小时的计数工作，且秒计数器的进位脉冲可以作为分计数器的输入脉冲，同理分计数器的进位脉冲可以作为小时计数器的输入脉冲，24小时的进位脉冲可以作为一天的输入脉冲。“秒”“分”“时”计数器电路采用双BCD同步加法计数器CD4518，由***2得到的秒脉冲送***3秒计数器，由此完成60秒计数功能。由74LS08的3脚输出信号即为60秒的进位脉冲。
***中，QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码，QA1、QB2、QC2、QD2为秒十位上6进制BCD码，当十位要显示十进制6时即0110，QB2、QC2位均为1，利用此条件，经74LS08（四二输入与门）内部与门输出为1即高电平，给15脚，高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平，其他时候为低电平，此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端，当它为高电平时，QD～QA=0为低电平，执行计数功能，其脉冲输入有2个方式，从2脚10脚输入时，为下降沿计数，此时9脚1脚接低电平才有效，否则不能计数，计数脉冲信号从9脚1脚输入时，从脉冲的上升沿开始计数，此时，2脚10脚应高电平才有效，否则不能计数。
分计数器与秒计数器完全相同。不同之处在于输出的脉冲不同，前者是1HZ，这里是1/60 HZ。***略。
时计数器为24进制计数，基本电路与分秒计数器相同。不同的是找出24进制的复位脉冲即显示24时个位及十位共8个输出端全部清零。十位为0010（显示2）时，个位为0100（显示4）时全部清零即00点。选十位的QB=1和个位的QC=1，通过与门74LS08给CD4518的15脚与7脚为高电平，使输出QA～QD全为0从而实现24进制，此进位脉冲即为一天的计数脉冲，此设计中未使用。时计数器电路如***4：
⒊ 译码显示电路设计
由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12∶54∶30的二进制码为00010010∶01010100∶00110000。译码之后再驱动7段数码管显示时、分、秒。译码电路及驱动电路由74LS248电路完成见***5：
（共有6个相同的电路）
74LS248既作译码又是LED的驱动电路。13.12.11.10. 9. 15. 14 输出分别推动数码管的a. b .c d .e. f. g. 字段。74LS248的7 、1、2、6 脚分别输出4 位二进制BCD码。根据计数器的输出状态由74LS248译码后再驱动LED直观显示出来。LED是共阴管，在LED 的第3或8脚串接一个电阻，可以改变LED 的亮度。
4.校时电路的设计
当出现时间误差时，可利用秒脉冲来进行校对，具体方法是通过校时开关将秒脉冲直接输入到分计数器和时计数器，利用微动开关进行校对。如***6所示：
校对工作过程，校对时，将开关拨到校对位置。此时秒计数器无脉冲输入停止计数。接下微动开关S1时。脉冲输入到74LS32的10脚。内部为二输入或门电路。9脚输入的是分脉冲，因秒计数器停止，分计数器也停止（不停也可以），分脉冲用秒脉冲替代。分计数器由1分计数脉冲变为1秒计数脉冲，加快了调整速度。同理，按下S2开关后，小时输入脉冲就以1秒脉冲代替，快速改变小时的显示，达到校时目的。当时间调到与标准时间相同时将开关拨到正常位置，计时又开始。
⒌报时电路设计
当时间到点时，需要整点报时，报时的方式方法有很多。本电路采用播放音乐的方式。播放时间设计为10秒，采用多路输入与门74LS30来实现。当时间为59分50秒时，启动控制电路播放音乐。具体方法如下：
59分50秒时计数器给出BCD码为：
十分位 个分位 十秒位 个秒位
0105 1001 0101 0000
5 9 分 5 0秒
即：QD4 QC4 QB4 QA4=0101
QD3 QC3 QB3 QA3=1001
QD2 QC2 QB2 QA2=0101
QD1 QC1 QB1 QA1=0000
利用BCD码输出为1的逻辑与作为控制信号C。
C=QC4QA4QD3QA3QC2QA2 来控制声音集成电路（报时专用）以及声音功放电路。（见***7）
74LS30的1、2、3、4、5、6脚为输入端控制信号。经与非门从8脚输出，当输入的全为1时，8的输出才为0。经Q1提供启动电流，使Q1 导通，报时音乐集成块工作输出报时信号，同时，启动功放电路，将报时信号经放大从扬声器输出。
三、制作与调试
⑴根据电路制作电路板采用Protel 99 se进行PCB设计，送印刷板工厂制作出线路板。
⑵选取合格的元件进行安装。
⑶安装无误后，接通电源逐级调试。用通用计数器测出振荡器输出频率，调节微调电容C2使振荡频率为3276HZ 分别测出CD4060 Q14～Q1各分频频率，秒脉冲正常之后，将开关拨至校对位置，对分小时计数器进行检查。个位应是0～9变化。十位上数字应是0～5变化（分钟计算器）或0～2变化（小时计数器）。然后将开关拨至计时（正常）位置。数字钟应走时正常，在校时过程中也应该有整点的报时音乐。如果没有则检查74LS30有没有输出及报时功放电路是否正常。
四、 结论
数字钟的设计涉及到模拟电子与数字电子技术。其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。数字钟是典型的时序逻辑电路，包含了计数器，二进制数，六进制数，六十进制，二十四进制，十进制数的概念。数字钟的设计与制作可以加深对数字电路的了解，通过这次设计与制作，为数字电路的制作提供思路和方法。
（作者单位：湖南省宁乡职业中专）
转载请注明出处学文网 » 数字钟电路的设计与制作