学文网【摘要】 本文从背板介绍、背板设计理论、背板设计考虑因数、背板的测试验证四个方面介绍了通讯背板设计，并穿插一些作者多年的背板设计经验于文章当中。
【关键词】背板 协议 信号完整性 过孔 残段 S参数
现代通讯设备中，背板为同一设备中的各模块之间提供物理和电气互连。随着技术的发展以及用户对带宽需求的激增，通讯设备中线卡与交换卡之间数据链路速率越来越高，对背板传输速率的极限不断进行着挑战。本文结合作者多年通讯背板设计经验，对通讯背板设计进行了总结，并给出设计建议。
一、背板简介
背板通常由PCB和连接器简单组成，可分为混装背板、单面压接背板、双面压接背板、埋盲孑L结构背板、标贴连接技术背板以及光导背板、Cable连接背板等，目前使用量最大的还是前三代传统背板。
通讯背板的交换拓补结构主要有星型和Mesh结构，其中双星结构采用两个互为备份的交换槽来满足高性能需求，从而成为一种普遍采用的结构。
背板协议有很多，如PCI、PCI-E等等，通讯背板常用协议也有很多，如数据产品使用较多的是美国Broadcom公司专利总线技术HIGIG、HIGIG+、HIGIG2协议，而传输产品中使用较多的是IEEE标准委员会制订的以太网背板协议。
IEEE标准委员会于2007年颁布了lGb/lOGb速率的以太网背板协议标准802.3AP，于2011年起草了关于40Gb/lOOGb背板和铜缆的标准802.3BJ，预计2014年颁布。
二、背板设计理论
背板设计目标是满足系统需求和背板标准，需要关注：
SI（ Singal Integrity），信号完整性：SI研究如何保证信号质量，以要求的时序、持续时间、电压幅值及单调性到达接收芯片管脚。信号完整性是系统稳定工作的基础，随着数据速率超出lGbps水平，背板信号完整性要求越来越高，主要包括：由阻抗不匹配引起的反射、由两条信号线之间通过互感和互容引起线上噪声而产生的串扰、由电路中大电流涌动产生的地弹、由高频电流感应磁场在导线中心区域感应而产生的趋肤效应、由绝缘材料在交变电场作用下引起的介质损耗等。
PI（ Power Integrity），电源完整性：PI要求提供一个稳定的电压参考和均匀分布的电源。造成电源不稳定的原因在于器件高速开关状态下的瞬间电流过大和电流回路存在电感，表现为同步开关噪声、非理想电源阻抗影响和谐振级边缘效应。
2.1传输线分布参数电路理论
传输线可分短线和长线，短线只起连接导线的作用，而长线产生如下分布参数效应：
导线流过电流时引起的发热，导线具有分布电阻效应;
导线流过电流时周围存在高频磁场，导线具有分布电感效应;
两根导线电流去线和回线间有电场，导线间存在分布电容效应;
两根导线周围介质非理想绝缘，存在漏电流，导线间形成并联电导效应;
在高频时，传输线形成分布参数电路，必须用分布参数电路理论分析。
2.2背板PCB板材参数
目前最常用的PCB板材还是普通FR4（环氧树脂玻璃板），设计者关心的两个参数是介电常数Dk（εr）和介质损耗因数Df（tanδ），前者影响信号传播速率、时延和传输线特性阻抗，后者表示电介质材料在交变电场作用下因为发热而消耗的能量，其数值越小，漏电导越小，信号衰减越小。
2.3背板PCB叠层
PCB叠层确定了传输线的基本结构形式，单接地板介质的微带传输线和双接地板介质的带状传输线，两者比较如下：
2.4背板PCB性能影响因素
2.4.1传输线效应
在传输线上距终端的输入阻抗用Zin表示;距终端x的反射系数定义为该处反射波与入射波电压相量或电流相量之比，用n表示;特性阻抗用Zc表示;终端负载阻抗用ZI表示;电磁波波长用λ表示，可得出如下结论：
当终端负载Zl=Zc时，Zin （x）= Ze，n（x）=0，传输线上反射波不存在，称为终端阻抗和传输阻抗匹配;
终端短路时，Zl=0，在终端和距离终端距离为x=kλ/2（为整数）的各点处，输入阻抗最小为0，而在离开终端距离为x=（2k+l）λ/4的各点处，输入阻抗出现最大值;
终端开路时，Zl=o。，与终端短路相反，在终端和距离终端距离为x=kλ/2（k为整数）的各点处，输入阻抗出现最大值，而在离开终端距离为x=（2k+l）λ/4的各点处，输入阻抗出现最小值0。
2.4.2分布电容效应
对于完整的信号网络，器件的10管脚、10管脚到过孔的短线、过孔、连接器、走线拐角、过孑L残段（via stub）等因素，因为结构尺寸小都可以等效为一个集中电容负载处理，即存在分布电容，分布电容降低了信号的等效特性阻抗，扮演低通滤波器的角色，使信号边沿变缓、延迟增大，并引起反射。
由于布局、布线过程的影响和多点连接环境下的负载传输线的有效阻抗Zo会减少，传输线的传送速度也会降低，典型情况下，每增加一个插槽，接收器的分布电容（总的负载电容除以PCB线的长度）Cd都会增加，每增加一个过孔，Cd都会增加0.3 U 0.8pf，所以传输线上的分布式电容负载会减小其特性阻抗值，传输速度下降。
过孔残段引起信号反射，在低速应用时这种效应微不足道，但在高速应用中，信号频率越高，残段越长，反射也越严重。
2.4.3走线串扰
在可控阻抗传输线上，导体有很宽的均匀返回路径，相对的容性耦合和感性耦合大小相当。信号的返回路径为均匀平面时是实现最低串扰的最佳结构，一旦使返回路径的均匀平面发生变化，就会增加两个传输线之间的耦合噪声，如当信号经过接插件且多个信号共用的返回路径不是很宽的平面而是引脚时，感性耦合噪声比容性耦合噪声增加的要多。
串扰主要产生两种危害：一是使传输线的特征阻抗和速度发生改变，影响系统级时序和信号完整性，改变总线的整体性能;二是串扰在其它传输导体引起的感应噪声会降低信号的噪声容限。
串扰与骚扰信号的Tr、耦合长度、信号线地/线线耦合距离和信号端接都相关，保证关键信号之间的最少两倍间距是保证串扰不超过噪声容限的一个有效经验。
2.4.4背板连接器
连接器管脚间存在互感、互容，特别是互感，是引起串扰的主要原因，在连接器的中间增加布地能减少串扰;连接器管脚存在自感，会降低信号速率，产生EMI，给每个连接器提供一个低电感的返回电流路径，分离或排除远端返回电流路径;连接器也存在分布电容，影响信号速率和阻抗连续性。
三、背板设计考虑
3.1背板板材选择
选择高速背板使用的PCB板材时需要考虑板材的介电常数Dk （εr）和介质损耗因数Df（tanδ），高速板材突出优点是高频介质损耗较小。
在PCB线路中的信号传输损失，与使用的频率、基板材料的介电常数、介质损失角正切成正比的关系，当所使用的频率越高时，信号传输损失就越大。因此，要实现高速、低能量损耗与小的传输时间延时的要求，需要基板材料为低Dk （εr）、低Df（tanδ）。当然也需要结合价格和高频两者进行合理的板材选择。
从笔者实际工作中的测试结果来看，普通的FR4板材S1170可以基本满足RXAUI（ 3.125GHz）及以下速率背板要求;增强型FR4板材TUC872 SLK SP可以基本满足100GBASE-KR4背板要求。
3.2背板连接器选择
背板连接器的速率和价格成正比的关系，都需考虑。RXAUI速率以上的信号，建议需要进行背板数据仿真和测试。
局端设备背板设计中常用的连接器主要有以下几种：
普通2MM连接器：多用于频率较低的场合;
ZD高速背板连接器：目前普遍使用在3.125G背板上。连接器直列式的信号及接地端子设计使得布线简单经济，有防差错设计，结构坚固，行距较宽，走线空间充足，但单位面积有效信号较其他高速连接器少，需占用较多的空间;
AIRMAX高速背板连接器：频率范围0-12.5GHZ。该连接器利用空气作为电介质来保证良好的阻抗匹配和信号完整性，因去掉了传统背板连接器的铜屏蔽片，结构稍显单薄;
GBX高速背板连接器：频率范围O-lOGHZ。该连接器能够根据需要配置密度，如部分损坏，不用更换整个器件，只需要变换相应坏针，但插针和屏蔽针脚较软。
Xcede高速背板连接器：频率范围0-20GHZ。该连接器具有当今连接器的最高密度，具有完备的导向、背板和电源总线模块，可减少布线层和整理拥挤的布线区域。
3.3背板叠层设计
背板叠层基本要求上下结构基本对称，减少弯曲、翘板;要求提供良好的信号屏蔽，隔离信号间串扰;要求提供良好的电源层和信号回流层。
背板叠层通常采取P-s-P结构，这种叠层结构能够很好地屏蔽、隔离信号串扰;信号走内层带状线，很高速率的信号优选使用紧靠BOTTOM层的走线层;应尽量避免两相邻信号层的叠层，如非采用这种结构，相邻信号层须按照X-Y方向走线，同时增大两相邻层间距，减小信号层到平面层耦合距离，并尽量少走高速线;此种叠层因TOP/BOT层无屏蔽，因此不建议走高速线，但是可以作为电源层使用。
3.4走线参数设计要求
3.4.1阻抗控制
精确的阻抗控制可获得良好的端接效果，减小反射，改善信号质量，设计中应注意：差分信号通常要求100±loo/。匹配，而加工误差通常也在±10010左右，因此阻抗设计时尽量将目标值控制在100欧姆，必要时由厂家给出设计;为减小阻抗加工误差，在叠层时，可考虑将信号层尽量放置在上下平面层中间区域，这个位置阻抗对耦合距离的轻微变动不敏感;微带线阻抗变化对耦合距离很敏感，较难控制，高速信号尽量走带状线;因不同厂家使用的板材不同，叠层厚度和介电常数都有差异，厂家需要调整叠层和走线参数，阻抗设计时必须考虑这个因素;在减少串扰前提下，如果空间允许，差分信号可考虑采用松耦合，松耦合在绕等长时，对阻抗的影响较小;减少分布电容：高速信号线尽量不要换层;高速信号线尽量圆弧走线，消除走线拐角;增大反焊盘，理论上反焊盘越大越好，实际受连接器结构和布线因素的限制，不能影响到差分线的参考地完整性;减小过孔残段;高速信号尽量不要打过孑L，应优先选择最靠近BOTTOM层的信号层走线，如需要多个走线层，也尽量控制在靠近BOTTOM层的几个信号层。
3.4.2减小走线串扰
串扰大小与信号上升时间、信号间耦合长度有关，与线地耦合间距和线间耦合间距有关。当信号线间距为介质厚度的4倍时，串扰小于1.5%，而数字信号通常要求串扰在1-3%左右。尽量使用P-S-P叠层，避免相邻走线层信号串扰;走线尽量靠面层，增加与平面层耦合可降低串扰;单端和低速信号线间距可采取1-2W原则，时钟或敏感信号根据信号速率和耦合长度可采取2-3W原则;背板不可避免有大量很长的平行走线，普通差分信号可采取3W原则，高速差分信号可考虑再增大间距;高速信号过孑L换层处，需添加换地过孔;带状线比微带线有更小的串扰，尽量内层走线;高速信号线参考地平面必须完整，减少信号回流间串扰。
3.4.3降低传输损耗
传输损耗包括传输线损耗和插入损耗，而传输线损耗包括导体损耗、介质损耗、辐射损耗和邻近效应损耗，其中辐射损耗一般可忽略。
降低传输损耗的方法有：
选用插入损耗低的背板连接器;高速背板可选用介质损耗低的高速板材;满足时序要求下，最短距离走线是最简便的方法;更宽的信号走线对降低损耗有一定改善;减少信号链路中的分布电容，改善阻抗连续性;精确的阻抗控制，降低反射是不可忽略的手段。
3.4.4背板时序约束
背板除满足单板级时序约束外，还必须满足系统的时序要求，时序约束的目的是保证信号满足建立保持时间，有足够的定时预算（ timing budget），高速差分线通常需要绕等长保证，常用的时序约束的手段有：
高速差分线等长必须从整个链路考虑，通常采取背板等长走线，背板连接器的差分管脚不等长由单板补偿;信号速率越高，等长要求也高;理论上绕线位置是在不等长产生的位置，实际为布线方便通常在连接器两端;高速差分线注意走线对称性：过孑L位置相同、同层等长走线等等;
3.5背板特殊加工工艺
为改善信号质量，背板加工可采用特殊加工工艺，但也大大增加了背板成本：表层信号线是微带线，串扰比带状线大，不适合走高速线，可考虑采用埋人微带线;为减小过孔电容效应，过孔可去掉非走线层焊盘、也可采用埋孔和盲孑L;为消除背板过孔Stub，过孔可采用背钻，将多余的过孔残段去掉。
四、背板测试和验证
4.1背板阻抗测试
背板阻抗测试的目的是验证背板的阻抗控制情况，特别是连接器管脚、过孔处的阻抗控制，并对测试结果进行分析和提出改进措施。
TDR阻抗测试是根据反射原理形成的，当一个阶跃脉冲加到被测线路上，在阻抗不连续点会产生反射，根据反射系数可计算出被测点的阻抗大小，反射幅度和精度和信号上升时间相关。如果信号链路存在多个反射点，较远反射点的测试结果还受到之前反射点的多点、多重反射影响，此外较远点的测试结果还受到信号衰减的影响。
4.2背板眼***测试
眼***是由各段码元波形叠加而成的，能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣：抖动大小、噪声频谱和误码率。
眼***测试存在一定局限性，很高速率的信号没有预加重或者即使有预加重信号接收端也可能得不到清晰的眼***，通常要求接收芯片还要有均衡功能，但芯片并不都支持提供均衡后的眼***。
4.3背板误码率测试
背板误码率（ BER）是衡量系统功能的最终尺度。
眼***测试中，抖动分析的目标是确定抖动对BER的影响，并保证系统BER低于某个最大值（E-12）。眼***中获得的浴缸曲线就是相对于参考时钟给定的额定取样时间的不同时间t上测得的BER。
高端示波器也能直接进行BER测量，不同长度的伪随机码，对测试结果有影响。高速测试根据标准应选用更长的PRBS23或PRBS31码型。
4.4背板S参数测试
在更高的速率，单纯的预加重技术已不能获得清晰的眼***，误码率测试也无法完成，而且建立在***A转接卡+信号源基础上的眼***和误码率测试只能单纯评估背板的性能，并不能评估整个信号链路的传输性能。
矢量网络分析仪（ VNA）能够提取电路的相关电气参数（传播延时、串扰、频率相关的电阻、电容和电感等），用VNA提取取背板的S参数，和发送、接收芯片的SPICE模型一起进行高速仿真，才能完整评估高速链路的传输性能。
4.5背板链路仿真
将测得的背板S参数与信号链路的其他模型一起进行完整的信号链路仿真。链路仿真的主要结果输出有：端到端的脉冲响应、信号接收端眼***、接收芯片均衡后的眼***、性能评价的最终指标（信噪比和误码率，通讯系统一般要求误码率小于E-12）。信噪比和误码率之间有一定的转换公式，可参考相关通信书籍。
五、结束语
随着材料的创新和加工工艺的提高，背板走线速率已经相对几年前有了非常大的提高，目前100GBASE-KR4的研究比较热门，但是因为受制于板材和加工工艺的价格，lOOG***ase-KR4的应用还较少，芯片厂家和接插件厂家都处于观望和储备状态。了解背板，特别是高速背板设计对于高速稳定的数字系统设计来说是非常重要的。
参 考 文 献 [1] High-Speed Digital System Design（ Stephen.h.hall etc） （国外教材） [2]高速数字设计（High-speed Digital Design - Johnson& Graham）电子工业出版社 [3]周希朗编.电磁场理论与微波技术基础.东南大学出版社