学文网【摘要】本文提出了一种能够在纯数字CMOS工艺中制造的振荡器。 通过电荷守恒原理将内部节点的电压范围限制在0～VDD之间，使其可以采用低成本的N-阱电阻和MOS电容。测试结果表明，振荡器输出频率中心值为1MHz，与设计预期相符。
【关键词】振荡器;CMOS;低成本
1.引言
众所周知，振荡器在集成电路中占有重要的地位。通过振荡器的运用，可以产生各种不同频率的周期性的时钟信号。振荡器的实现方式有很多，有通过恒流源对电容充放电，并将电容上的电压与参考电压进行比较以此来决定输出是否翻转的振荡器[1][2][3][4]。文献[5]中在通过恒流源对电容充放电的基础上，采用LDO对振荡器进行供电，以减小电源电压变化对频率的影响。上述两种方案都需要比较精确的电流和电压参考，在纯数字CMOS工艺的实现成本也较高。除此以外还有用于PLL的压控振荡器（VCO），其频率范围较大，不适合作为时钟发生器[6][7]。
***1所示的振荡器是一种通过电阻点电容充放电实现的振荡器电路。电路的各个节点的电压波形如***2所示，其中VDD为工作电源电压。这种结构的振荡器的优点是不需要用到精确的电流和电压基准，且且其振荡周期由RC常数决定，与电源电压无关，大约为2.2×R1×C1，成本相对较低。但是从***2可以看出，节点VA的电压范围为-1/2×VDD到3/2×VDD，超出了0到VDD的范围，这会导致两个问题：
（1）当VA的电压达到3/2×VDD时，反相器INV1中的NMOS的栅源电压绝对值大于VDD，从而容易使NMOS晶体管的栅极被击穿，造成电路失效;同理，当VA的的电压达到-1/2×VDD时，反相器INV1中的PMOS的栅源电压绝对值也大于VDD，从而容易使PMOS晶体管的栅极被击穿，造成电路失效。
***1 现有的RC环形振荡器
***2 现有的RC环形振荡器各节点电压波形
（2）在CMOS工艺中，电容C1虽然可以有双多晶电容、MIM电容和MOS电容（多晶-N阱电容）等多种电容被采用，但是双多晶电容的制造需要在普通的栅极多晶上添加额外的一层绝缘层和多晶层，而MIM电容的制造需要额外的绝缘层和金属层，因此双多晶电容和MIM电容在标准的纯数字CMOS工艺的基础上均需要增加额外的工艺步骤，成本较高;而MOS电容是由单层多晶和N阱组合实现的，可在纯数字CMOS工艺中制造，成本较低。同时由于MOS电容的的电压系数较大，为减小多晶-N阱电容受电压系数的影响，一般将MOS电容反向并联以减小电压系数。但是，由于节点VA的电压会达到-1/2×VDD，将造成P型衬底和N阱之间的寄生二极管导通，使振荡器工作不正常[8]。
2.电路设计
本文对***1中振荡器进行了改进，使其能够在纯数字CMOS工艺中能够实现，有效降低成本。
***3 改进后的RC环形振荡器
如***3所示，在原有振荡器的基础上，在节点VA和VC之间加入一个反相器INV3和反向并联的电容C3、C4。其中C1、C2、C3和C4均为MOS电容。为表述方便，这里将C1、C2组成的电容命名为C12，C3、C4组成的电容命名为C34。并设VDD为电源电压， C0为电容C34的容值，电容C12的容值为电容C34容值的m倍，反相器INV1的翻转点电压值为1/2×VDD，翻转后节点VA电压值为VX。
假设初始状态下节点VB、VD的电压为VDD，节点VC电压为0。在第一阶段，当节点VB通过电阻R1对电容C12和C34充电，使节点VA电压上升到反相器INV1的翻转点电压1/2×VDD时，INV1的输出节点VB电压由高变低，INV2的输出节点VC电压由低变高，INV3的输出节点VD由高变低;反之，在紧接着的第二阶段，当节点VB通过电阻R1对电容C12和C34放电，使节点VA电压降低到反相器INV1的翻转点1/2×VDD时，INV1的输出电压由低变高，INV2的输出节点VC电压由高变低，INV3的输出节点VD由低变高。
若没有INV3和C34的参与，节点VA的电压将在-1/2×VDD与3/2×VDD之间变化。经过改进后，根据电荷守恒原理，电容C12和C34翻转前的电荷与翻转后的电荷守恒，第一阶段结束后节点VA电压的计算公式如下：
（1）
第二阶段结束后节点VA电压的计算公式如下：
（2）
取m=3，那么第一阶段结束时节点VA的电压为VDD，第二阶段结束时节点VA的电压为0，保证了VA电压在0～VDD之间，有效解决了MOS管栅极被击穿和MOS电容寄生二极管导通的问题。
改进后电路各节点的电压波形如***4所示，震荡周期约为5.55×R1×C0。
***4 改进后RC环形振荡器各节点电压波形
3.电路实现与测试
为验证设计方法是否正确，本文设计了一个震荡频率为1MHz的振荡器，取MOS电容C34的电容值C0为1pF，N阱电阻R1阻值为180.2K?。电路采用C***C 0.18μm标准CMOS工艺制造。封装后测试结果表明，振荡器输出频率中心值在1MHz，与设计预期相符。
4.结论
本文针对目前片上振荡器成本较高的现状，提出了一种能够在纯数字CMOS工艺中实现的振荡器，通过电荷守恒原理将内部节点的电压范围限制在0～VDD之间，使其可以采用低成本的N-阱电阻和MOS电容。本文先从理论上分析设计，再用实际电路实现，并在C***C 0.18μm纯数字CMOS工艺制造，封装后测试结果表明，振荡器输出频率中心值为1MHz，与设计预期相符。
参考文献
[1]Flynn M P，Lidholm S U，“A 1.2-um CMOS current-controlled oscillator[J]”，IEEE Journal of Solid-State Circuits，0018-9200，Volume 27，Issue 7，1992，Pages 982-987.
[2]Xuan Zhang，Apsel，A.B.，“A Low-Power， Process-and- Temperature-Compensated Ring Oscillator With Addition-Based Current Source”，IEEE Transactions on Circuits and Systems，Part I：Regular Papers，1549-8328，Volume 58，Issue 5，2011，Pages 868-878.
[3]J.Day，P.Vulpoiu，D.K.Johnson，J.Julich，D.Y.C.Lie，“A 65μA 8MHz On-Chip Oscillator with LDO Regulator for Low-Power Handheld SoC Applications”，2008 -9th International Conference on Solid-State and Integrated-Circuit Technology.
[4]A.B.Saied，S.B.Salem，D.S.Masmoudi，“A new CMOS Current Controlled Quadrature Oscillator Based on a MCCII”，Circuits and Systems，2153-1285，Volume 02，Issue 04，2011，Pages 269-273.
[5]Changku HWANG，Masaru KOKUBO，“Low Voltage/Low Power CMOS VCO”，IEICE Transactions on Fundamentals of Electronics，Communications & Computer Sciences，0916-8508，Issue 3，1999，Pages 424-43.
[6]Lee， H.D.Yun，S.-J.Kim，K.-D.Kwon，J.-K.，“Low-noise wideband PLL with dual-mode ring-VCO”，Electronics Letters，0013-5194，Volume 46，Issue 20，2010， Pages 1368-1370.
[7]Yang，Y.-C.Lu，S.-S.，“A Single-VCO Fractional-Frequency Synthesizer for Digital TV Tuners”，EEE Transactions on Industrial Electronics，0278-0046，Volume 57，Issue 9，2010，Pages 3207-3215.
[8]Behzad Razavi，“Design of Analog CMOS Integrated Circuits”，McGraw Hill Higher Education，2000.
作者简介：周小爽（1978―），男，2006年4月毕业于浙江大学电路与系统专业，硕士，现供职于杭州士兰微电子股份有限公司，主要从事混合信号集成电路设计。
转载请注明出处学文网 » 一种低成本的RC环形振荡器