学文网摘 要
随着SoC设计日趋复杂，验证已经成为SOC设计过程中最关键的环节，其所需时间已经占到整个设计周期的70%以上。而验证平台的搭建往往决定了整个验证过程的成败，一个成熟完整的验证平台，需要从创建初期的不完善和不完整，经过不断的验证过程检验后，才能进入稳定全面的阶段。这个过程的时间和资源的消耗给整个SOC设计开发带来了不小的瓶颈。从ERM，OVM到UVM，整个业界一直都在寻找更加高效，重用性更好的验证平台搭建方法。在本文中，将以一个OCP2AXI 功能模块的验证实例，介绍基于UVM方法学的高效验证平台搭建方法。
【关键词】UVM 验证平台 可重用
1 UVM在SOC设计中的位置
UVM的全称是Universal Verification Methodology，即通用验证方法学，它是由业界三大公司Cadence，Mentor和Synopsys 联合推出的新一代验证方法学。UVM的第一个正式版本是在2011年2月的。
UVM 主要用于验证数字逻辑电路的正确性。验证的含义就是把feature list和RTL的代码进行对比，看看RTL是否能实现feature list的功能。被测试的RTL代码通常被称为DUT（Design Under Test）。
2 UVM验证平台的组成
验证平台最重要的功能在于产生各种不同的激励，并且观测DUT的输出结果，将此结果与期望值进行比较，从而判断DUT的正确性。
3 基本组件创建流程
基本组件（UVC）是UVM验证平台中重用性最高，最完整的层次。它的创建方式和特性直接决定了平台验证效率和重用性的好坏。UVC的创建过程一般应该遵循自底向上的流程
3.1 data items的创建
如果说data items是一个协议的验证描述的话，那么driver，sequence，minitor，agent，env等各个层次的构建都是基于该描述的功能实现。因此这个描述的内容越是能够充分抽象，后面的验证平台的可重用性就更好。
data items主要用来描述事务级的功能属性，创建流程为：
（1）评估DUT的specification，确定应用的属性，约束，task和function。
（2）继承uvm_sequence_item。
（3）定义Data item的结构体，加控制域。
3.2 创建driver
driver的核心内容是将date item驱动到接口协议上去并从接口获得事务信息并通过端口传递给目标方。所有的Driver都应该继承UVM Library Class提供的基类UVM_driver。
创建driver的主要步骤是：
（1）继承UVM_driver；
（2）从sequencer获得下一个数据item；
（3）声明一个virtual接口连接DUT。
对于driver最重要的部分是根据接口协议确定各个信号采集的时序关系，因此 driver与设计的协议内容相关性较强。
3.3 创建monitor
monitor通过virtual interface收集bus信息并对收集到数据进行checking和覆盖率分析。由于collection_transaction在run（）的开始就会大量产生，所以覆盖率收集和检查应该设置条件，否则将会很影响模拟性能，可以通过confing实现对enable信号的配置，例如：
uvm_config_db#（bit）：：set（this，””，master（）。monitor”，”checks_enable”，0）
3.4 创建agent
agent中需要对driver，moitor，sequence进行实例化，并使用TLM将他们连接起来。
3.5 创建和配置env
env相当于重用组件的大容器，大部分的验证组件重用都出现在env的层次上。我们可以利用UVM Libraray来提高创建效率。
3.6 使用virtual sequencer 提高验证效率
在系统级的验证环境中，多组件多激励并行是很常见的，为了解决这一问题，我们想到了使用virtual sequence来构建系统级的验证情景。
Virtual sequence在TB层次产生测试激励。一个sequencer包含指向他的子sequencer，driver sequencer和其他virtual sequencer的指针。Virtual sequence使多组件多激励的测试环境能够实现集中控制，并且能够较容易的抽象出可重用度高，基于模块级的sequence库。
4 基于UVM的OCP2AXI验证平台
如***1所示。
5 总结
UVM验证方法学吸收了当前诸多主流验证方法学的优点，基于UVM搭建的验证平台能够在事务级，模块级，UVC级，功能级等多个层次进行重用。它的高效，高可重用性，高自动化性已经得到了越来越多工程师的肯定。
参考文献
[1]accellera，universal verification methodology（uvm）1.0 user’s guide，February，2011.
[2]Chris Spear.system verilog for verification[M].synopsys，2008（5）.
作者单位
上海交通大学微电子学院 上海市 201240
转载请注明出处学文网 » 基于UVM的高效验证平台设计及运用